EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

61198753

PUBLICATION DATE

03-09-86

APPLICATION DATE

28-02-85

APPLICATION NUMBER

60037521

APPLICANT: TOSHIBA CORP;

INVENTOR: TAKADA TOMOJI;


INT.CL.

H01L 21/82 H01L 27/10

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT



ABSTRACT :

PURPOSE: To implement high speed in signal transmission, by adding impurities, whose conducting type is reverse with respect to a substrate, to a part beneath a channel region, with regard to a program switch having an MOSFET structure, which is provided in a wiring region.

CONSTITUTION: On a P-type Si substrate 11, N+ source and drain regions 12a and 12b are formed. A poly Si gate 14 is provided through a gate oxide film 13. B is implanted in a channel region, and a channel-ion implanted layer 15 for controlling a threshold voltage is formed. P or As is implanted into a part beneath the channel region. An impurity added layer 16 for suppressing a back- gate bias effect, which offsets the impurities in the substrate, is provided. By suppressing the back gate bias effect, DC resistance, when the potential of a signal-input line is increased and the MOSFET is turned ON, is decreased. Charge to wiring capacity and to the switching capacity of a switch matrix is carried out quickly. Since the potential of the signal input wiring can be brought close to the potential of an output line sufficiently, the signal transmission speed can be improved.

COPYRIGHT: (C)1986,JPO&Japio

⑪特許出願公開 "

⑫ 公 開 特 許 公 報 (A)

昭61 - 198753

Int Cl.4

識別記号

厅内整理番号

43公開 昭和61年(1986)9月3日

H 01 L 21/82 27/10

8526-5F 6655-5F

客査請求 未請求 発明の数 1 (全7頁)

❷発明の名称 半導体集積回路

②特 願 昭60-37521

愛出 願 昭60(1985) 2月28日

⑩発 明 者 高 田 知 二

川崎市幸区小向東芝町1 株式会社東芝総合研究所内

①出願人株式会社東芝川崎市幸区堀川町72番地

砂代 理 人 弁理士 則近 憲佑 外1名

剪 組 ៕

1. 発明の名称

. 半導体集模回路

2. 特許請求の範囲

(1) 遊板に作り込まれた。それ自体論理機能を有 し、かつ信号の入力部及び信号の出力部を有する 複数の回路プロックと、この複数の回路プロック からなる回路プロック領域に隣接し、前記基板上 に形成された配線領域とを傷え、 前配回路プロッ ク假域は複数種の論理機能素子の集合から構成さ れ、前記配線領域は互いに交わる信号入力用配線 鮮及び信号出力用配線群から構成され、前記信号 入力用配破群は各回路プロックの信号入力部に夫 夫袋続され、前記信号出力用配線群は各回路プロ ックの信号の出力部に夫々接続され、かつとれら 接続はその回路プロックが隣接する前記配象領域 にかいて行なわれ、前記信号入力用配級群と旅記 信号出力用配線跡との交差部には夫々スイッチ素 子が設けられ、とのスイッテ果子の ON,OFF 状態 を創御することにより各回路プロック間の信号の 入出力関係が決定され所望の集積回路が構築され、 前記スイッチ架子はMOSFET構造を為し、そのて デートを発 マネル設定下にはベックゲートバイナス効果を抑 関する基板と遊導監型の不純物が添加されてなる 事を得改とする半導体集積回路。

(2)前記スイッチ素子は E² PROMである事を特徴 とする前記特許請求の範囲第 1 項記載の半導体集 機回路。

3. 発明の詳細な説明

(発男の技術分野)

本発明はテップの機能がプログラマブルを半導 体集積回路に関する。

[発明の技術的背景とその問題点]

近年、少貴多品種の要求に伴ない次の領をLSIが出現している。

(1) 標準セル方式

LSI内に使用される基本的な論理機能を有する回路プロックを予め計算機に登録してかき、計算機の自動処理により、これらの回路プロックを配慮・配慮し、所望の単移製品を得る。

(2) ゲートアレイ方式

論域が一トを構成する基本国路を予めウェハー・上にアレイ状に配償しておき、この上に標準セル 方式と同じよりに自動配板によって配線パターン を決定し、所望のLSIを得る。

これらは完全手設計のLSIに比べて開発期間が短いもののリングラフィー技術を用いた製造工程が必要であり、設計完了からLSI完成まで数温間~数カ月かかるという関連がある。

とれに対し本出額人により次の方法が提案されている(特展昭 58-157718 号)。

即ち、席6図に示す如く、1つ以上の論理機能 素子により構成された複数の回路プロック 61a 、 61b …… 61m が予め専用 I C の手法により配線工程 を終了して基板に作り込まれ、各回路プロックの 入力信号及び出力信号が 電気的に ON,OFF 状態を 書き込めるスイッチャトリクス上に導びかれ、各 回路プロックの全ての入力信号に B² P ROM や 1 ビ ットメモリーを備えた MOS F RT 等のスイッチ業子 62を介して接近可能となっている。63はT 字状の

トリクス中のスイッチトランジスタを通過する。 従ってスイッチトランジスタのON状態での直流抵 抗 Ron は小さい方が良い。

第7図は1つのスイッチ部分を示す。今、信号出力用配数63に接続されたドレイン電圧 $V_D=5\,V$ 。ゲート 65 電圧 V_G , 基板電圧 $V_{S\,ub}=0\,V$ (即ちバックゲートバイアス $V_{B\,S}=0\,V$) , 信号入力用配数64に接続されたソース電圧 $V_{S\,c}$ とした時の R_{ON} を考える。(第8図)

39図に示すように、 R_{ON} の値は V_8 によって変化し、 $V_8\approx 0$ V ではトランジスタの飽和電流 ID sat とドレイン包圧 V_D とで V_D / ID sat と表わされるが、 $V_8 \geq V_C - V_{TH}$ ($V_{BS} = -V_8$) では無限大となる。しかもこの時の V_{TH} は $V_{BS} = -V_8$ での値であり、通常バックゲートパイアス効果により $V_{BS} = 0$ での V_{TH} より大きな値を持つ。即ち、バックゲートパイアス効果による V_{TH} の増加が B_{ON} の増大をもたらし信号伝達運鉱の一因となっている。

ととでいう Vas は、ソース電位を基準にした基 板の電位を示している。したがって、基板電位 借号出力用配級、64は信号入力用配線である。

この方法によれば、フィールドプログラマブルであるため、ユーザーが自分の手で論歴機能を移き込むことにより、高い段能を備えた所望のLSIを答るしく早く手にする事ができる。しかも、ある定まった論理機能を有する回路プロックの入力信号と出力信号を接続するといり形式でLSIの設計を行なりことができ、ポード上での論理設計に慣れた設計者にとっても理解しあい。

しかしたがら、スイッチ素子のON抵抗が回路動作を遅くする、信号入力用配線のHighレベルが十分に上がらない等の問題があった。

即ち、信号線はスイッチマトリクスの場から端まで走る必要があるため配線容量が大きく、更にスイッチ来子の拡散領域(ソース/ドレイン)の接合容量がこれに加算されるため非常に大きな容量を持つ。例えば信号入力用配線には800個もの膨大なスイッテが接続され、結局、1本の信号磁の持つ容性は数PFになる。

上記容量を充放電するための電流は全て上記マ

Vsub=0 V としたままで、ソース電位がVsとたると、 Vss=-Vs の低となる。 これは、ソース電位を逃れて考えると、パックゲートパイアス電圧を印加した事と等値となる。 このため、ソース電便がから供給される多数キャリでとって、テャルではから、サート電圧)を、印加しなければサイネル反転ができなくなる。 すなわち、ソースでを追称にした反転時のゲート電圧:スレットパイプス効果である。

また、第9図からも刊る様に、信号入力用配額 64の単位(V_8)は、 V_G-V_{TH} ($V_{BB}=-V_8$)以上には上がらない。もし V_8 を出力級と同級 V_{DD} までスイングさせるため $V_{BS}=-5$ V で $V_{TH}=0$ V となるようにスイッチトランジスタを作っても $V_{BS}=0$ V では $V_{TH}<0$ となりスイッチトランジスタを作っても $V_{DS}=0$ V としても $V_{D}=5$ V $V_{S}=0$ V の時はスイッチトランジスタを通してリークが生ずる。従ってハイレベル入力慎圧 V_{TH} を

出力電圧より低く設定せざるを得ず、回路ブロッ クの入力回路に特別な工夫が必要であり、また、 この低低圧により信号伝達時間 tpd LHの遅延も一 層助後される。

(発明の目的)

本発明は上記事情に鑑みて為されたもので、か かるプログラマブルLSIの高速化を図る事を自 的とする。

(発明の観要)

本発明は配線領域に設けたMOSFET構造のプロ グラム用スイッテに対し、七のチャネル領域下に 基板と逆導電型の不純物を昏加しバックゲートバ イアス効果を抑制する様にしたものである。

[発明の効果]

本発明によれば、かかる不純物髭加によりパッ クゲートバイアス効果を抑制する事により、信号 入力級のVa上昇時のBoxを下げ配線容量並びにス イッチマトリクスのスイッチ容量に対する光電が 速やかに行なえ、また、Va自体も十分出力線の電 位に近づける事が出来るので信号伝達建延の減少

· · · · 1 個

- 4つのインパータをもつプロック ……100 個
- 8 ピットレジスタのブロック ----19 個
- ② 2つのDメイブフリップフロップをもつプロ ……19個
- 4インブットのANDゲートを2つもつブロ
- 2 2 2対1データセレクメを4つもつブロック
- ……13 個 4ピットバイナリカウンタを2つもつブロッ
- ……11 個
- 2-4ラインデコーダを2つもつブロック
- 3-8ラインデコーダをもつプロック
- ----- 3 個
- 4-1セレクタを2つもつブロック…… 5個
- 8-1セレクタをもつプロック
- 8 ピット匯列入力ー並列出力シフトレジスタ

をもつブロック

8 ピット並列入力 - 直列出力 シフトレジスタ

を図るととができる。

〔発明の寒筋例〕

以下、本発明の実施例を図面を用いて詳述する。 先ず、レイアウトを銀6図を利用して説明する。

即ち、Siウェハーの一辺に回路プロック 61a。 61b…・61mが作り込まれてかり、各回路プロック は、イインブット NAND ゲート等、絵風機能素子 の1つ以上により構成されている。との論理機能 架子は CMOS 構成を為し、専用IC即ち標準セル 方式にかける手書きの標準セル戦いは配線底のグ ートアレイである。

複雑な結理機能量子は模単セル方式により模様 セルを相互配額により組み合わせて形成してもよ

回路プロックの構成は次の通りである。

- ① 4インブット NAND ゲートを2つもつブロッ
- 2インプット NAND ゲートをもつもつプロッ
- ③ 8インプット NAND ゲートを1つもつフロッ

をもつブロック ----- 3 個

- ⑱ 8ピット 直列入力 − 直列出力 シフトレジスタ をもつプロック
- 団 単安定マルチパイプレータを2つもつブロッ
- 2 インプットOBグートを 4 つもつプロック
- 2インプットNOBゲートをもつもつプロッ
- 回 AND-OR インパータを2つもつブロック
- ② 64ピットRAMのブロック
- 2インブット EXCLUSIVE-ORゲートを4つ もつプロック
- 4ピットコンパレータのブロック …… 3個
- J K フリップフロップを2つもつプロック
- ❷ 9ビットの例/奇パリティジェネレータ/チ
- ェッカのブロック
- 4ピットパイナリ全加算器のプロック… 2個

……17 個

----- 3 個

- ② 2インブットマルチブレクサをもつもつプロ
- ック 5 (紙
- . 8-Bラッチをもつもつブロック …… 2個
- 89 A L U の プロック 1 個
- ❷ 8ビットアドレサブルラッチのブロック
- ④ ルックアヘッドキャリジェネレータのブロッパー 1個

本発明ではメイッチ素子62としてMOSFET構造

第1図は、そのスイッチトランジスタの例を示している。5 Q · cm程度のP型 Si 差板 11 に、N*ソース・ドレイン領域 12a ・12b が形成され、厚さ250 Åのゲート酸化終13を介してポリシリコンゲート電極14が設けられた構造である。チャネル領域にはポロン (B) がイオン住入され、1×10^{17 cm⁻¹⁸程度の V_{TH} 側側用のチャネルイオン 住入層15が形成されている。そしてチャネル領域下には加速電圧を上げてリン (P) 又はヒ素(As)がイオン往入され1~2×10^{18 cm⁻¹⁸程度の、落板不純物を相殺するバックゲートパイプス効果抑制用の不純物級加減16が設けられている。}}

この機にして Vas 変動に伴なう Vas の増大が防止され、 Rox が小さく、また Va も高くされ集積回路の高速動作が選成される。上記 MOS FET は N チャネルであるが P チャネルの場合も 若板と逆導電 選不純物を添加ければ同様に実施できる。

上記実施例では、MOSFET構造を示しているが、 これは1ピットメモリを個えたMOSFET等をスイ ッチ集子に用いる場合に扱らず、E²PROMをスイ のものが用いられる。

MOSFETのスレッショルド電圧 VTH とパックゲートパイアス Vas との関係は

$$V_{TH} = V_{TO} + \frac{1}{C_{OX}} \sqrt{2 c_{OX} \cdot q \cdot N_{Sub} (2 \phi_F + V_{BS})}$$
 (1)

の関係がある。ことで

Vro : Vas = 0 の時の VrH

Cox:ゲートー基板間の単位面積当りの容量

fox:ゲート絶象膜の誘電率

q :単位電荷≈ L6×10¹⁹ クーロン

* ・ : 華板のフェルミ単位

従ってNaubが小さい得Vas の変動に伴なり Vre の変化は小さくなる。

即ち、先述した様KOFFスイッチでリークが生じない様に先ず Vro≥0K設定される。 これはゲート絶縁旗厚 Lox 、 ゲート 電極材料等により変化する。そしてチャネル領域下の基板に基板とは逆導ば型の不純物をイオン庄入する。こうして Vss の変動にかかわらず、 Vra ≈ Vro 一定、ときるスイッチトラングスタを実現できる。

,チ米子に用いる場合も同じである。

第2図はその例で、フローティングゲート FG上には調河ゲート CG1、CG2が交遷して設けられ、FG はトンネル酸化膜を介して基板のソース8,ドレイン D と同様電型の拡散層(EG 書込み電框)と対向している。 EG は全セル同時に作動し、例えば CG1 = CG2 = 20 V 、 EG = 0 V のセルのみ電子が EG から FG に住入され(OFF)、 CG1 = CG2 = 0 V 、 EG = 20 V のセルのみ電子が FG から EGに放出される(ON)。

E² PROMでも MOSFET と書込み米子の複合であるので FG をグート電板と見たてる事が出来る。 即ち、MOSPET部のチャネル領域下に逆導電型不納物を同様に導入すればよい。

以上の何では、ティネル領域下に基板と逆導電型の不純物を添加した例であるが、以下に述べる方法によっても第6回で示した問題点を解決することができる。即ち、信号入力用配額を予め所定の電位に固定しておく方法である。

即ち、第3回に示す様に信号入力用配線64をプ

リチャージトランジスタ31を介してブリチャージ 低圧(ノード 32 の 電位)に接続するものである。 今、スイッチ表子62が N チャネル MOSFET 構造、 ブリチャージトランジスタ31が P チャネル MOS-FET、ブリチャージ 配圧が出力級の 配圧、 囲ち 5 V とした時の動作を考える。 回路ブロック 61a。 61b … 61n に 偏えられた出力パッファはトライス テート出力パッファが良い。 33 はゲート 電圧線で ある。

ブリチャージトランジスタ31のゲート 基田 V33 = 0 V の期間はブリテャージ期間で、 この時回路プロックの出力状態は第4個に示す様にハイ・インピーダンス状態とし、信号入力用配銀64の電位はブリテャージトランジスタ31を通して 5 V にブリチャージされる。

Value 5 V の期間は、プリチャークトランジスタがOFF となり回路プロックの出力パッファの出力 毎年即ち Velaの進位に

従って信号入力用配線64の電位は

V₆₂ = 0 V の場合:遅延時間 tpdHL の後に

入力されるプリチャージ信号入力線、 55 は 2 入力 NOB ゲートである。

上記例においては、ブルアップ動作を行なったが、スイッチ系子62が Pチャネル MOSFET 構造の場合には 0 レベル出力伝達が難しくなるので、ノード 32を接地として信号入力用配譲 64をブルダウン動作させるのも良い。

尚、上記例ではトライステートペッファを用い た水通常の出力パッファでも効果を期待できる。

尚、第1図の実施例ではイオン注入店15、16を有したが、この代わりにチャネル領域に基板と逆導電型の不純物をイオン注入したEタイプやIタイプの MOSFETでもパックゲートパイアス効果を抑制する効果がある。又、EPPROM において書込み、消去時のフローティングゲートの電位が表々例をはー3 V、O MOSFET 部を有するものを用いる事が出来るのは勿論である。更に(1)式から判る様に、イオンに入居15、16を設けないアンドープの MOSFET は、基板と逆導電型の不純物をイオン注入した先述イ

Vaa=0 V になる。

一方、 $V_{68} = 5$ V の場合: V_{64} を保持しつづけるととになり従って、

- ① 信号入力用配線64の 電圧は 0 V ~ 5 V の間をスイングする。
- ②スイッチトランジスタのパックゲートパイア ス効果による ON 抵抗の増加が動作速度に全 く影響しない。

また、回路プロックの出力パッファは出力ラインを 0 レベルから 1 レベルに上げる必要がたいので、小さくできる。即ち、 CMOS 出力バッファーの P チャネル出力トランジスタを不要とできる。即ち、上記例の場合、出力パッファは 1 レベルの出力の必要がなく、ハイ・インピーダンス状態及び 0 レベル出力の 2 値でよい。

第 5 図はとのような出力バッファの例を示し、 51 はN チャネル MOS FET である出力駆動トランジスタ、52 は簡連機能業子からの信号入力強子、53 は信号出力強子で信号出力用配線64 に接続されている。54 はブリティージ期間か否かで 1 4、10 4 が


オン住入層 15 のみを有する通常のBタイプMOSFET に比べてとの発明の目的のためには優れている。

4. 図面の簡単な説明

第1図は本発明の実施例を示すMOSFETスイッチの所面図、第2図は PPROMの等価回路図、第3図はプログラマブル集後回路にブリチャージを行たり例の平面図、第4図はその動作波形図、第5図は出力バッファの回路図、第6図はブログラマブル集機回路の平面図、第7図はスイッチの交点の回路図、第8図はその動作を示す図、第9図はその動作特性図である。

図において、 16…不純物添加層。

代理人 弁理士 斯 近 憲 佑 (ほか1名)



第 1 図

